Der Ablauf
Die Fertigung folgt einer festgelegten Reihenfolge von Arbeitsschritten. Eine sechslagige Leiterplatte durchläuft folgende Schritte:
Datenaufbereitung und DFM. Gerber-Dateien, Bohrdatei und Lagenaufbau werden geprüft, das Paneldesign erstellt und der Prozessablauf festgelegt.
Belichtung der inneren Lagen. Trockenfilmresist wird laminiert, durch das Artwork hindurch belichtet und entwickelt; das geschützte Kupfer bleibt erhalten.
Ätzen der inneren Lagen. Das ungeschützte Kupfer wird entfernt, anschließend wird der Resist abgelöst. Die inneren Schaltkreise sind nun vorhanden.
AOI und Laminierung. Die inneren Lagen werden geprüft, dann mit Prepreg dazwischen gestapelt und unter Hitze und Druck verpresst, bis das Harz fließt und aushärtet.
Bohren. Löcher werden durch das Laminat gebohrt: mindestens 0,15 mm mechanisch, 0,1 mm per Laser für Mikro-Vias.
Beschichtung. Eine dünne Kupferschicht wird in die Bohrungen (und je nach Verfahren auch auf die Oberfläche) aufgebracht, um die Lagen elektrisch zu verbinden.
Ätzen und Belichten der Außenlagen. Die äußeren Leiterbahnen werden erzeugt, anschließend wird die Platine geätzt und entlackt.
Lötstopplack und Beschriftung. Der Lötstopplack wird aufgetragen, belichtet und ausgehärtet; die Beschriftung wird gedruckt und ausgehärtet.
Oberflächenveredelung. HASL, ENIG, Immersionssilber oder -zinn, OSP oder eine andere Oberflächenveredelung wird auf das freiliegende Kupfer aufgetragen.
Routing, Test und Inspektion. Die Platinen werden vereinzelt, elektrisch geprüft, inspiziert und verpackt.
Wo im Prozess Fehler auftreten können
Jeder Schritt birgt ein charakteristisches Fehlerrisiko, und die meisten Fehler lassen sich bereits vor Beginn der Platinenfertigung erkennen.
Passgenauigkeit. Die Lagen müssen exakt ausgerichtet sein. Passgenauigkeitsfehler zwischen Bohrung und Kupfer sowie zwischen den Lagen sind der Grund, warum ein Ringabstand spezifiziert und geprüft wird.
Ätzkontrolle: Zu starkes Ätzen verengt Leiterbahnen und vergrößert Spalten; zu schwaches Ätzen hinterlässt Kupfer an unerwünschten Stellen. Feine Strukturen sind hier entscheidend.
Beschichtungsverteilung: Löcher werden in der Mitte eines Panels weniger gut beschichtet als an den Rändern, sofern Stromstärke und Muster nicht optimiert werden; zu viel Kupfer verschlimmert das Problem.
Harzfluss: Zu geringer Prepreg-Fluss führt zu Lufteinschlüssen; zu viel verdünnt das Dielektrikum und verändert die Impedanz.
Oberflächendicke: Eine zu dünne Oberfläche oxidiert während der Lagerung; eine zu dicke Oberfläche reißt oder überbrückt feine Strukturen.
Was der Kunde beeinflusst
Drei Faktoren bestimmen das Ergebnis maßgeblich: der Materialaufbau (Materialien, Kupfergewichte, Dielektrikumdicke), die Strukturauswahl (Leiterbahnbreite, Lochgrößen, Ring) und die Abnahmeklasse. Alles Weitere liegt in der Prozesskontrolle des Herstellers.
Eine Leiterplatte, deren Spezifikationen innerhalb der veröffentlichten Möglichkeiten liegen – 1–38 Lagen, 0,06 mm Leiter- und Abstandsbreite, 0,15 mm Bohrungsdurchmesser, 0,1–6,0 mm Dicke – ist ein Standardprodukt. Eine Leiterplatte, die all diese Anforderungen gleichzeitig erfüllt, erfordert eine andere Herangehensweise. Genau dafür ist die fertigungsgerechte Konstruktionsprüfung (DFM) da.
Wohin als Nächstes?
Die Prozessgrenzen befinden sich auf der Funktionsseite; die Platte, die die Platinen trägt, wird in der folgenden Beschreibung dargestellt: Anmerkung zur Paneelisierung. Die oben verwendeten Begriffe sind im Fertigungsglossar definiert. Für extreme Dicken siehe die Hinweise zum dünnen Brett und zum dicken Brett.
