สี่ประเภทของ vias ในตารางเจาะเดียว
แผ่นวงจร HDI สามารถรองรับรูทะลุ vias แบบปิด vias แบบฝัง และ microvias พร้อมกันได้ ตารางเจาะต้องอธิบายแต่ละประเภท เนื่องจากผู้ผลิตกำหนดราคาแตกต่างกัน และโรงงานประกอบจำเป็นต้องทราบว่าแผ่นรองใดถูกเติมเต็มแล้ว
- รูทะลุ — เจาะด้วยกลไก ขนาดขั้นต่ำ 0.15 มม. อัตราส่วน 15:1 เชื่อมต่อทุกชั้น
- Microvias — เจาะด้วยเลเซอร์ที่ 0.1 มม. เชื่อมต่อเฉพาะชั้นที่อยู่ติดกันเท่านั้น
- Vias แบบปิดและแบบฝัง — สร้างโดยการเคลือบแบบต่อเนื่อง vias แบบปิดจะไปถึงชั้นนอกสุด vias แบบฝังจะอยู่ด้านใน
- Via-in-pad — microvia ที่วางอยู่ภายในแผ่นรองของชิ้นส่วนและเติมเต็มเพื่อให้สามารถพิมพ์แผ่นรองได้
แบบเรียงซ้อนหรือแบบสลับ
microvia แบบสลับจะอยู่ติดกับ microvia ด้านล่าง การเชื่อมต่อแบบวางแนวราบผ่านโครงสร้างนั้นใช้พื้นที่ในการเดินสายมากขึ้น แต่ช่วยหลีกเลี่ยงการวาง vias ซ้อนกันโดยตรง เป็นวิธีที่ประหยัดกว่าและตรวจสอบได้ง่ายกว่า
ไมโครเวียแบบซ้อนกันจะวางลงบน vias ด้านล่างโดยตรง ดังนั้นการเชื่อมต่อแนวตั้งเพียงครั้งเดียวจะข้ามหลายชั้นในพื้นที่ของแผ่นรองเพียงแผ่นเดียว นั่นหมายความว่า vias ด้านล่างจะต้องเติมทองแดงและปรับให้เรียบ เพราะแผ่นลามิเนตถัดไปจะต้องยึดติดกับพื้นผิวเรียบ โครงสร้างแบบซ้อนกันช่วยประหยัดพื้นที่และมีต้นทุนสูงกว่า นอกจากนี้ยังทำให้ภาระความร้อนและแรงทางกลกระจุกตัวอยู่ในคอลัมน์เดียว ซึ่งเป็นเหตุผลว่าทำไมคุณภาพการเติมจึงต้องได้รับการตรวจสอบแทนที่จะสันนิษฐานเอาเอง
การเติมและการปิดฝา
Via-in-pad เปลี่ยนการเติมให้เป็นข้อกำหนดของผลิตภัณฑ์ เพสต์ที่พิมพ์ทับ vias ที่ไม่ได้เติมจะไหลลงไปในกระบอก เพสต์ที่พิมพ์ทับ vias ที่เติมบางส่วนจะทำให้เกิดช่องว่างใต้ข้อต่อ ดังนั้นการเติมจึงถูกกำหนดด้วยขั้นตอนการปรับให้เรียบและตรวจสอบด้วย X-ray ในระหว่างการประกอบ
หลักการเดียวกันนี้ใช้กับ vias ใดๆ ที่จะมีข้อต่อแบบ reflowed อยู่ด้านบน รวมถึง vias ระบายความร้อนใต้ชุดจ่ายไฟด้วย
สิ่งที่ต้องใส่ในตารางการเจาะ
สำหรับ vias ทุกตัว: ประเภท, เส้นผ่านศูนย์กลางสำเร็จรูป, ความลึก, ชั้นที่เชื่อมต่อ และว่ามีการเติมและปิดหรือไม่ เพิ่มความตั้งใจในการเรียงซ้อน, เป้าหมายความต้านทาน และจำนวนชั้น ตารางนี้เป็นตัวตัดสินว่าโครงสร้างจะเป็น 1+N+1 หรือ 2+N+2 และเป็นความแตกต่างระหว่างใบเสนอราคาและการคาดเดา
รายละเอียดการเรียงซ้อนที่มีอยู่แล้วอยู่ใน หน้าผลิตภัณฑ์ HDI กระบวนการนี้ครอบคลุมช่วงต่างๆ ดังนี้ หน้าความสามารถ และการแลกเปลี่ยนระหว่างจำนวนชั้นใน หมายเหตุการเรียงซ้อนของ HDI.
