HDI が引き受ける交換条件
在来の多層基板は、配線スペースを層で買います。表面から逃げられない信号はすべて基板全厚を貫くビアになり、層を1組増やすたびに積層材、ドリル、積層の時間がかかります。
HDI 基板は同じスペースを工程サイクルで買います。径 0.1 mm のレーザーマイクロビアは必要な2層だけをつなぐため、下のすべての層を塞いでいたスルーホールが消えます。その代わりに現れるのが逐次積層です。まずコアを組み、その周りにマイクロビアを介して層を1サイクルずつ足していきます。
したがって比較は「旧技術と新技術」ではありません。密度を材料で払うか、工程で払うかという、2つの支払い方の比較です。
在来多層がまだ有利な領域
あるピン密度より下では、スルーホール多層のほうが単純に安価です。標準のドリル、積層1サイクル、ビア充填なし、レーザーなし、そしてどの製造者も実装者も知っている設計ルール。0.5 mm 以上のピッチ、控えめな層数、逃げ配線の余地がある基板では、HDI を正当化できることはほとんどありません。
次のいずれかに当てはまるとき、HDI の論拠が生まれます。
- ファインピッチの BGA や CSP を表層で逃がす必要がある。
- コネクタ列がビア・イン・パッドなしでは配線できない。
- スルーホール配線に必要な層数が、板厚やコストの許容を超える。
- 同じ機能をより小さな基板面積で実現する必要がある。
サイクルを数える
HITECH CIRCUITS は 1+N+1、2+N+2、1+1+N+1+1、3+N+3 のスタックアップを手がけ、全層をマイクロビアで接続する ELIC まで対応します。レーザービアは 0.1 mm、ライン／スペースは 0.06 mm です。コア基板は 38層まで、スルーホールはアスペクト比 15:1 を維持します。
サイクルは1つ増えるたびに1つの判断です。1+N+1 の1サイクルで大半のファインピッチ逃げに対応でき、2+N+2 や 3+N+3 の積み上げは、パッケージが連続した複数層の接続を要求するときに選びます。ELIC は最も高機能で最も高価であり、他の方法では配線を閉じられない場合にだけ価値があります。
判断リスト
- 表層で逃がせないネットを数えます。少なければ在来構成のままで十分です。
- 層をもう1組足せば配線が閉じるかを確認します。閉じるなら、そのコストと HDI の1サイクルを比べます。
- BGA 直下にビア・イン・パッドが必要なら、実質的に HDI は決まっています。そのピッチではスルーホールを充填してパッド上で平坦に仕上げることはできません。
- 設計を閉じられる最小の逐次サイクル数を選びます。
製品ページには HDI のスタックアップと工程限界を、製造対応能力にはスルーホールとマイクロビアの範囲をまとめてあります。どちらの案も成立しそうなら、スタックアップの意図とドリル表を送って比較を依頼してください。HDI と在来多層は同じ工場で製造しています。
